Page 49 - 第三代半導體明日之星---碳化矽功率元件近況與展望

然後，這些預先確立的工作電壓將 驅動所有設計的技術庫特性、設計 最佳化與簽核收斂程序的變革。
在設計流程中探索自由電壓
PPA(V)最佳化:設計最佳化 過程中導入電壓作為變量
如圖3所示，最佳化效能功耗 比的設計人員會針對不同效能目標 進行多次執行，以探索預設電壓內 的解決方案合宜範圍。
電壓與時序響應之間的非線性 關係，將使線性電壓插值的部署受 限於兩個緊密間隔的更高標準電壓 資料庫之間。2017年，PrimeTime 時序簽核解決方案建立經代工廠 認證的先進電壓調節技術，可在廣 泛範圍的任何電壓水平上進行準確 分析。如圖4所示，其可在寬間距之 間或較低電壓水平下實現準確簽核 的電壓調節效果。
新思科技的Fusion設計平台 (Fusion Design Platform)建構於 單一RTL-to-GDSII資料模型之上 性，可提供完整流程的電壓最佳化 與收斂方法，可望為要求最為嚴苛 的半導體領域實現最佳的效能功 耗比。
假設一個專案在預定電壓下 達到所有PPA目標。在此情況下， 則由於缺乏技術庫，導致沒有可 行的方法能在較低工作電壓下探 索進一步的最佳化方式。
設計人員現在可以「掃描」 (sweep)電壓範圍，在無限的電壓 級試執行相同的設計方案，最終找 出具備所需PPA或效能功耗比目 標的最佳電壓。如圖5所示，雖然 PrimeTime時序簽核解決方案既 準確又有效，但手動掃描流程可能 曠日廢時，且需耗費大量資源。經 過探索，執行的次數將與備選電壓 級數量呈線性增加關係。
Fusion Compiler RTL-to- GDSII以及IC Compiler II超融合 佈局佈線解決方案可在實作以及 PPA最佳化期間，部署其黃金簽核 方案的數位設計解決方案。透過 其Signoff Fusion技術，可在實作 環境中無縫啟動PrimeTime時序 簽核解決方案、PrimePower RTL- to-signoff功耗分析以及StarRC寄 生析出(parasitic extraction)簽核 分析引擎，以實現準確的時序、功 耗及互連RC指導，包括PrimeTime
因此，較為普遍的矽後(post- silicon)測試做法，就是使用矽測 試平台探索較低的工作電壓(亦稱 為Vmin分析)，並找出可持續正常 執行的最低工作電壓。如果可訂立 新的資料庫，那麼其結果將可用於 影響決策。這種反饋循環可能需要 數月或多個設計週期，才能對效能 功耗比之提升產生顯著的影響。
圖4:PrimeTime的先進電壓調節技術。
圖5:具備掃描電壓水平功能的效能功耗比最佳化方式。
DESIGN IDEAS
圖6:以較低工作電壓改善總體功耗。
圖7:以固定功耗目標改善頻率。
www.edntaiwan.com 47