Page 43 - 第三代半導體明日之星---碳化矽功率元件近況與展望

現最佳化。 然而，當IC出現故障時，想分
析其中一顆元件或晶粒(Die)的異 常狀況，又礙於SiP、MCM內部打 線或基板線路互相聯結的複雜關 係，將導致進行電性測試時，容易 受到其他晶片或元件影響，造成判 定困難，甚至無法判定。
該如何解決此狀況呢?筆 者任職於驗證分析實驗室—— 宜特科技(Integrated Service Technology;iST)，累積多年厚 實的半導體驗證分析技術，研發 出IC Repackage移植技術，可從 SiP、MCM等多晶片或模組封裝 體中，將欲受測之裸晶粒，無損傷 的移植至獨立的封裝測試體，避 開其他元件的干擾，進行後續各 項電性測試，快速找到IC故障的 元兇是誰。
圖1:宜特科技實驗室的IC Repackage移植五步驟。
如何製作測試治具
˙步驟四:將取出的裸晶重新 打線封裝成客戶要求的封裝。這一 步驟實際操作情形分成兩部份: 1.透過現有IC做成測試治具/載具
晶片出廠的最後環節，即是進 行裸晶針測(Chip Probing，CP)， 在晶圓(Wafer)完成後、封裝前利用 點針手法，盡可能先將壞的晶片篩 檢出來，PASS的裸晶經過封裝後， 再進行最終測試(Final Test，FT)， 即可完成製造並出貨。
˙步驟一:收到待測樣品後， 先進行「樣品進料品質控制」 (IncomingQualityControl，IQC)， 並確認客戶提供的相關資訊，包括 利用超高解析度數位顯微鏡(3D OM)檢查外觀有無受損、確認封 裝體內Die的數量、目標異常晶片 位置與厚度等，這個階段主要目 的是確認樣品現況是否吻合客戶 反應情形。
首先，選擇符合客戶測試治 具/載具的IC成品，接著，利用特殊 開蓋方式，將部分打線及晶片露出 (圖2)，以利後續移除晶片及打線。
不過，通常屬於新產品研發 的晶片、或是經由客退的晶片，當 須重新進行FT，數量皆不多，業界 大型封裝廠對於此類的少量晶片 植入封裝體需求，排程交期都較 長，甚至不接受少量客製化的封 裝體晶片植入作業。
接著，以手動方式移除晶片及 打線/引線(圖3)，露出底板及導線 架(二焊點)，並保留鍍銀層。
有些客戶會直接使用陶瓷封 裝材料植入晶片，然而，陶瓷封裝
˙步驟二:將利用X射線檢測 (X-ray)或超音波掃瞄(SAT)，進一 步確認目前樣品有無封裝異常，並 定位確認需要取出的目標異常晶片 位置。接著，藉由IV電特性量測，
最後，清除封裝體內殘餘的 膠體及打線(引線)，確認內部無殘 留物質，為後續成為測試治具/載 具進行檢查與確認(圖4)。 2.結合待測晶片樣品與測試治具 成為新樣品
材料或許可以解決部份FT的問題， 但市面上單一規格的陶瓷封裝材 料可能會遇到接腳(pin)長度及寬 度與測試治具/載具無法匹配，或 是陶瓷材料材質與塑膠封裝體材 質不同，因而影響FT結果。
來確認封裝體內客戶指定pin的 狀況;同時，視情況利用Thermal EMMI (InSb)以確認亮點與目標異 常晶片的關係。
宜特科技使用客戶手邊現有 的IC成品，進行開蓋(Decap)，做 成符合需求的測試治具/載具，後 續能便利且有效進行FT。進行IC Repackage移植，在宜特實驗室中 需要經過五道步驟(圖1):
˙步驟三:則是利用酸蝕及研 磨方式，取出目標異常晶片，並藉 由OM確認晶片有無裂痕(Crack)、 燒毀(Burnout)、缺口(Chipping) 等問題。
DESIGN IDEAS
利用封裝黏晶，將待測晶片樣
www.edntaiwan.com 41