Page 42 - 第三代半導體明日之星---碳化矽功率元件近況與展望

DESIGN IDEAS
以壓縮他們的回歸，將相同的覆蓋 率 提 高 5 倍，更 有 效 地 定 位 回 歸，並 改進錯誤搜索和覆蓋率收斂。
化數位實現的進步，用戶為給定 的目標技術節點訓練ML模型，以 預測模型輸入的實際延遲結果。單 獨使用這些模型，用戶改進了最差 負、總負和功率的設計性能。
要消耗很大的工作量和運算資源， 但AI/ML的增強並不會停歇。許多 其他領域已經或正在將AI/ML應用 於其工具中。著名的例子包括半導 體技術庫表徵的改進，目前已有案 例以ML為基礎的庫插值顯著加速 元件庫開發，同時保持98%以上 的通過率。在可製造性設計(DFM) 領域，ML可預測良率熱點、設計中 檢測和修復。例如，在系統設計 和分析中，ML導向的「智慧掃描」 顯著縮短了串行鏈路系統中標準 化抖動和雜訊(NJN)分析的模擬 時間。目前看來還有更多的研究 要做，例如在PCB佈局設計方面。
AI/ML半導體和系統設計是 在超連接時代協助實現前所未有 的用戶體驗。它們同持也帶來了全 新的開發挑戰，包括接近或超過標 線限制的所需複雜性，以及工作負 載最佳化、與特定領域的硬體/軟 體實現。同樣的，EDA和技術軟體 開發流程轉向AI/ML，以使用‘ML Inside’與‘ML Outside’方法提 高工具和方法的生產力。AI/ML可 謂真正成為驅動與實現超連接時 代的關鍵力量。
對於形式驗證，強化學習如 今可以動態調整引擎選擇、時間限 制、平行執行緒等，以實現「智慧 可證編排」，從而最佳化運算資源 並提高驗證執行的可重複性。在 供應商的開發環境中訓練「智慧可 證求解器」神經網路，然後將其應 用於本地的客戶設計。一些客戶可 提高2倍的驗證速度以及5倍的回 歸速度，並減少非收斂形式屬性 達50%。
而數位實現的‘MLOutside’ 解決了以更高的吞吐量實現產品 開發的關鍵。ML增強的數位實現 提供更好的PPA，增進「全流程」 生產力，並自動最佳化佈局。以強 化學習與合成、數位實現和簽核 間的交互運作，透過用戶定義的 運算資源量來自動改進PPA。我 們已經看到使用ML-enabled的 數位設計實現，可協助5nm技術 的行動應用CPU，在10天內完成 30個平行運算的作業流程改善。 與基線手動結果相比，它的性能 提高了14%、洩漏功率提高了7% 且密度提高了5%。ML技術將平 面圖的大小自動調整到任何方向 並確定最佳宏觀位置，同時最佳 化平面圖和實現流程。我們已經看 到客戶在用於12nm的CPU中實現 了200MHz的更佳性能和17%的洩 漏功率改善。
數位設計實現的AI/ML—— 從RTL到GDSII
總結與展望
上面的兩個例子都是‘ML Outside’的例子。由於其複雜性 高，驗證實際上從未完成，並且通 常會一直持續到投片之後。在實 際的設計流程中，數位設計實現 與功能驗證需要平行進行。在確 認功能正確性或不正確性方面， 它 的「 數 位 化 」程 度 較 低。相 反 地， 它必須探索複雜的設計空間，並在 PPA目標之間實現最佳平衡。‘ML Inside’的一個很好的例子是數位 實現的延遲預測。採用ML技術強
EDA其他領域的AI/ML
雖然功能驗證和數位實現需
系統級封裝出現故障——兇手會是誰?
作者:歐學仁、吳羿鋒，宜特科技故障分析工程處
隨著多媒體影音/高速通訊元件等 微小化邁進，元件間的系統化整合 前業界的封裝技術大多朝系統級 科技產品朝向多功能化與IC體積 也被視為未來的重點發展技術。目 封裝(SiP)、多晶片模組(MCM)實
40 www.edntaiwan.com