Page 40 - 高解析度UVA MicroLED顯示器—未來顯示技術新主流

DESIGN IDEAS
局設計人員手動繪製而成。 但是，除了電路符號和導線之 外，佈局設計人員還必須為電路的 實際工作設計一些其他結構。這些 附加結構有一部份會在原理圖中 顯示，有一部份會在後續的反向 演繹(back-annotation)過程中被 添加到原理圖中，還有一部份結構 不會在原理圖中顯示，而其存在與 否必須由設計人員來決定。原理圖 不是詳細的設計圖，而更像是電路 的架構草圖。佈局設計人員的職責 是利用其所受的訓練和經驗來解 釋原理圖，進而創建出成功的佈 局。接下來看看這些額外的結構
及其作用。
大多數CMOS製程採用P型襯 底製造，而NMOS元件則透過植入 N型源極和汲極結構製造。要製造 PMOS元件，就需要一個N型材料 區域。N型材料稱為N阱，它圍繞 P型源極和汲極結構產生MOSFET 通道。佈局中必須要繪製出N阱。 其通常包含在pcell/pycell程式碼 中，但是佈局設計人員要負責將這 個區域擴展到單獨的電晶體之外， 並圍繞一組元件產生連續的N阱。
圖1:帶分接頭的PMOS和NMOS元件。
阱、分接頭和保護環
保護環除了可保持阱的電位 之外，還有助於隔離敏感元件， 使之避免受來自電路其他部份的 電荷流動和電氣雜訊影響。因此， 保護環在類比設計中得到廣泛應 用。典型的四端MOSFET原理圖符 號指定了阱的連線性，但沒有在原 理圖上繪製分接頭和保護環結構。 佈局設計人員必須知道其插入的 方法和位置。
可以利用跳線斷開靠近閘極 的長軌道，而將製造過程中積累 的電荷減少到安全限值以下。跳 線的構造使得長軌道僅在其也連 接到擴散觸點時才會連接到閘極， 然後，擴散觸點就可使電荷透過擴 散到襯底上而實現消散。或者，也 可以在閘極附近放置一個反向連 接的二極體。二極體不會減少天線 效應，而會使電荷在製造過程中安 全消散，但其在工作過程中對電晶 體的影響又最小。
MOSFET電晶體的性能對N阱 和P型襯底的電位非常敏感(在深N 阱製程中則是P阱)。阱中的電荷積 聚會改變電晶體的特性，因此必須 謹慎管理，通常的做法是(但不總 是)要確保在N阱的情況下使該阱 與電源之間有良好連接，在P阱的 情況下使該阱與地之間有良好連 接。可以將分接頭和/或保護環插
IC製造過程涉及到材料沉積、 光罩和等離子蝕刻的多次反覆運 算。每次反覆運算都會增加一層材 料，然後使用高能等離子體去除多 餘的材料。隨著層數增加，就會出 現長金屬走線只連接到MOSFET 閘極的情況。這些長走線會收集 來自等離子體無法通過閘極氧化 層「逃逸」到襯底的電荷。如果閘 極上積累了足夠的電荷(因此產生 電勢)，就會導致氧化物薄膜分解，
40 www.edntaiwan.com
入到佈局中來實現這種連接。保護 環本質上是一個環繞在電晶體周 圍的環形分接頭。分接頭和保護環 也可以降低閉鎖的可能性，否則就 會在電源軌之間形成低阻抗路徑， 從而在電路中產生破壞性大電流。
從而破壞或損壞MOSFET。在佈局 中添加跳線和/或二極體，就可以 避免這個問題。
跳線和二極體
虛擬元件
如果需要匹配元件，那麼很多 製程都要求設計人員在佈局中插入 虛擬(dummy)元件。後續製程需要 在所有元件的每一「行」末端添加虛 擬元件。當在晶片中進行蝕刻時，虛 擬元件有助於確保一組匹配元件(例 如電流鏡)中的每一個都具有相同的 幾何形狀。透過在佈局中重複圖案， 就可以將由次波長圖案化所產生的 光學變形最小化。製程工程師可以在 一定程度上使用光學製程修正(OPC) 等技術，但最好是產生統一的圖案 化佈局。在這些圖案改變的地方，晶 片與所繪製的佈局偏離最大。佈局 設計人員可以透過在匹配結構周圍 插入虛擬元件擴展圖案，也即匹配
另一個未在原理圖上出現的 關鍵佈局結構的例子，是將跳線 和/或二極體插入，從而保護免受 所謂的天線效應的影響。