Page 41 - 高解析度UVA MicroLED顯示器—未來顯示技術新主流

元件位於蝕刻圖案的中心。 虛擬元件有助於匹配的第二
個原因是可減少某些其他類型的 佈局依賴效應(LDE)。例如，虛擬 元件可透過增加匹配元件與阱邊 緣的距離來降低阱鄰近效應。
初始原理圖中通常不會出現 虛擬元件，但與本文中所述其他 結構不同的是，一旦佈局設計完成 了，就必須將虛擬元件反向演繹至 原理圖中。虛擬元件是完整但無功 能的電晶體，要用LVS工具檢測， 因此必須加以解釋。
圖2:斷開的天線跳線走線。
圖3:元件閾值電壓的阱鄰近效應。
模組佈局當中需要包含但卻不屬於 結構在電路的製造、運作和性能中 原理圖的「其他」內容。所有這些 都起著至關重要的作用。
利用高精度10MHz參考驅動電子鐘
DESIGN IDEAS
電路工程師不能僅依靠原理 圖模擬來驗證其電路。佈局提取 和完整寄生類比對驗證任何類比 電路來說必不可少。但是，從原理 圖創建高品質佈局，遠非是個簡單 的過程。本文簡要介紹了典型類比
作者:Gavin Watkins，Toshiba UK 電子工程師
大多數的電子鐘，無論是類比還 是數位，都使用基於32.768kHz石 英晶體的石英晶體振盪器(XO)作 為參考。事實上，它與許多微控 制器(MCU)系統通常用作即時時 脈的石英晶體相同。這些石英晶 體的典型年穩定度為±3ppm。
年穩定度為±2×10-8;或銫標準， 其典型穩定度更高達±3×10-12。 遺憾的是，將現有應用從基 本的石英晶體時脈升級到高穩定 度的頻率參考，並不是一項簡單 的任務。這是因為這些高精度來 源是在10MHz的標準頻率下運作， 也即不是標準石英晶體振盪器的 32.768kHz工作頻率之整數因數。 另一種解決方案是使用時脈 產生器IC，例如SI5351。它由一個 鎖相環(PLL)所組成，可將輸入頻 率倍增至600至900MHz，然後將
圖1:5分頻計數器的真值表。
其分頻後產生輸出頻率。這種解決 方案過於複雜，而且可能會受到不 理想的相位雜訊影響而降低訊號 源的性能。本文所提出的替代解 決方案則基於分數除法。
理論
State
QC
QB
QA
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
雖然這對於大多數應用來說已 經足夠了，但對於從事需要更高穩 定應用的設計人員來說，它實在太 不精確了。這些所謂「時間管理達 人」必須依賴的高精度時間來源， 例如恒溫晶體振盪器(OCXO)，其
www.edntaiwan.com 41