Page 42 - 能量採集技術開啟醫療應用新局

DESIGN IDEAS
在此示例中，NCO2已設置為 在內部創建所需的輸入時脈頻率， 從而從14位元輸入獲得100kHz輸 出。之所以使用14位元結果，是因 為來自ADCC本身的12位元結果不 足以在沒有外部時脈源的情況下生 成100kHz輸出。
ADC結果
NCO1輸出(加倍)
輸出頻率
0x0000
0Hz
0Hz
0x0001
12.2Hz
6.1Hz
0x0100
3.1kHz
1.6kHz
0x1000
50kHz
25kHz
0x3FFF
200kHz
100kHz
如果改變NCO2的輸出頻率， 或使用替代源，則輸出頻率將微 縮到不同的輸出範圍。例如，如果 NCO2降低到1.28MHz，則輸出最 大為10kHz。
表1:看門狗計時器關閉時，100kHz V/F轉換器的理想輸出。
ADC結果
NCO1輸出頻率(倍頻)
輸出頻率
0x0000
0Hz
0Hz
0x0001
1.2Hz
0.6Hz
0x0100
312.5Hz
156.3Hz
0x1000
5kHz
2.5kHz
0x3FFF
20kHz
10kHz
工作週期產生器
該解決方案的工作週期產生器 模組負責創建50%的工作週期輸出 (圖7)。此功能是可選的，儘管工作 週期會在更大程度上變化，但NCO 的輸出可以直接使用。
表2:看門狗計時器關閉情況下，10kHz V/F轉換器的理想輸出。
該產生器使用可配置邏輯單 元(CLC)之一實現。CLC是類似於 FPGA單元的離散式可配置邏輯小 模組。CLC可用作離散式邏輯閘，例 如AND-OR或OR-XOR。它們也可以 配置為鎖存器或觸發器。在此解決 方案中，CLC被實現為帶有重設功能 的JK觸發器。J和K保持在邏輯高電 平。輸出振盪器模組用作觸發器的 時脈。每個輸入時脈脈衝都會導致 輸出切換，從而產生50%的工作週 期。值得注意的是，來自輸出振盪器 模組的頻率抖動會影響工作週期。
圖7:工作週期產生器產生50%的工作週期輸出。
計時器6用作不穩定的「看門 狗」(watchdog)計時器。如果輸出 沒有產生邊沿(上升沿或下降沿)， 則計時器將溢出而為CLC產生時脈 脈衝。這控制了輸出頻率範圍的低 端。輸出不會達到DC，而是以計時
器頻率的一半切換，從而獲得6Hz 輸出。
雖然高性能MCU和MPU仍然 存在，但8位元和16位元MCU是執 行小型專業任務的寶貴工具。這些 任務不一定很複雜，但可能很耗時 或時間緊迫。透過卸載任務，32位 元元件可以實現更簡單的建置，從 而提高可靠性、減少記憶體使用和 降低功耗。
40 www.edntaiwan.com
相較於通常必須使用外部IC創 建的方式，此設計示例展示使用硬 體周邊裝置來創建獨立於核心的 功能。這種配置的最大好處之一是 周邊裝置操作是在軟體中設置的， 因此很容易適應最終應用。